Marvell展示業(yè)界領(lǐng)先的3nm PCIe Gen 7連接技術(shù)

  ICC訊  美國(guó)加利福尼亞州圣克拉拉- OCP全球峰會(huì) - 2024年10月15日至17日，在圣何塞會(huì)議中心舉行的OCP全球峰會(huì)上，數(shù)據(jù)基礎(chǔ)設(shè)施半導(dǎo)體解決方案領(lǐng)導(dǎo)者M(jìn)arvell Technology, Inc.（納斯達(dá)克：MRVL）展示了其業(yè)界領(lǐng)先的3nm PCIe Gen 7連接技術(shù)。

  PCIe Gen 7使數(shù)據(jù)傳輸速度翻倍，支持加速服務(wù)器平臺(tái)、通用服務(wù)器、CXL系統(tǒng)和分解式基礎(chǔ)設(shè)施內(nèi)部計(jì)算架構(gòu)的持續(xù)擴(kuò)展?；趶V泛部署的PAM4技術(shù)和利用其業(yè)界領(lǐng)先的加速基礎(chǔ)設(shè)施硅平臺(tái)，Marvell開發(fā)了業(yè)內(nèi)最全面的互連產(chǎn)品組合，解決了AI數(shù)據(jù)中心內(nèi)所有高帶寬光通信和銅纜連接問題。這一創(chuàng)新的產(chǎn)品組合使云數(shù)據(jù)中心運(yùn)營(yíng)商能夠針對(duì)特定架構(gòu)和工作負(fù)載優(yōu)化其基礎(chǔ)設(shè)施，以滿足人工智能的指數(shù)級(jí)需求。

  早在十多年前，Marvell就開創(chuàng)了PAM4技術(shù)，并在PAM4互連出貨量方面處于行業(yè)領(lǐng)先地位。如今，數(shù)據(jù)中心后端和前端網(wǎng)絡(luò)中使用的大多數(shù)光互連都是基于PAM4技術(shù)。與基于NRZ調(diào)制的PCIe Gen 5相比，PCIe Gen 6和Gen 7需要使用PAM4調(diào)制。通過最近發(fā)布的PCIe Gen 6重定時(shí)器以及此次PCIe Gen 7演示，Marvell將其基于PAM4的光互連和銅纜互連產(chǎn)品組合從以太網(wǎng)和InfiniBand擴(kuò)展到了銅纜和光PCIe、CXL以及專有計(jì)算結(jié)構(gòu)鏈路。

  處理器和加速器性能的提高加上AI集群規(guī)模的增長(zhǎng)，促使對(duì)更大帶寬速度和容量的需求增加。PCIe Gen 7將使得處理器之間可以交換更多的數(shù)據(jù)量，從而減少訓(xùn)練或推理所需的成本、時(shí)間和能源。PCIe是CPU、GPU、AI加速器及其他服務(wù)器組件之間的服務(wù)器系統(tǒng)內(nèi)連接的行業(yè)標(biāo)準(zhǔn)。AI模型每六個(gè)月就會(huì)使計(jì)算需求翻一番，現(xiàn)在已經(jīng)成為PCIe路線圖的主要驅(qū)動(dòng)力，而PCIe Gen 7正成為必要條件。

  Marvell連接業(yè)務(wù)部門產(chǎn)品營(yíng)銷副總裁Venu Balasubramonian表示：“AI工作負(fù)載正在推動(dòng)服務(wù)器互連的發(fā)展，我們的PCIe Gen 7技術(shù)旨在滿足下一代AI數(shù)據(jù)中心的性能和可擴(kuò)展性需求。我們?cè)谙冗M(jìn)工藝節(jié)點(diǎn)上的PAM4 SerDes技術(shù)領(lǐng)域的領(lǐng)導(dǎo)地位使我們能夠提供卓越的性能、低延遲以及行業(yè)領(lǐng)先的性能、功耗和延遲，為加速基礎(chǔ)設(shè)施提供了關(guān)鍵基礎(chǔ)?！?

  PCIe Gen 7每通道運(yùn)行速率為128GT/s，支持AI和ML工作負(fù)載跨越計(jì)算架構(gòu)進(jìn)行擴(kuò)展。它提供了高性能、低延遲和能效，這是驅(qū)動(dòng)下一代AI集群、高性能計(jì)算（HPC）系統(tǒng)和云數(shù)據(jù)中心所必需的。

  Marvell PCIe Gen 7 SerDes設(shè)計(jì)采用了3nm制造技術(shù)，能夠在提供更優(yōu)的傳輸距離和鏈路裕度的同時(shí)降低功耗，這對(duì)于新興的AI超級(jí)集群至關(guān)重要。SerDes和平行互連是芯片間高速數(shù)據(jù)交換的路徑。超大規(guī)模數(shù)據(jù)中心的機(jī)架可以包含數(shù)萬個(gè)SerDes鏈路。

  增長(zhǎng)PAM4領(lǐng)導(dǎo)地位

  借助其PAM4 SerDes技術(shù)的領(lǐng)導(dǎo)地位及其全面的數(shù)據(jù)基礎(chǔ)設(shè)施IP，Marvell創(chuàng)建了一個(gè)最先進(jìn)的連接平臺(tái)，使領(lǐng)先的云數(shù)據(jù)中心運(yùn)營(yíng)商能夠根據(jù)其獨(dú)特的架構(gòu)和工作負(fù)載優(yōu)化基礎(chǔ)設(shè)施。2023年，Marvell推出了業(yè)界首款1.6T PAM4 DSP Marvell® Nova DSP。Marvell還引入了集成PAM4 DSP（Marvell® Perseus）以及針對(duì)效率優(yōu)化的DSP（Marvell® Spica Gen2-T），以服務(wù)于日益廣泛的云數(shù)據(jù)中心鏈路類型和用例。PAM4技術(shù)也是針對(duì)有源電纜（AEC）應(yīng)用進(jìn)行優(yōu)化的Marvell®Alaska®A DSP芯片的基礎(chǔ)。

  Marvell參加2024年OCP全球峰會(huì)

  請(qǐng)于2024年10月15日至17日在美國(guó)加利福尼亞州圣何塞舉行的OCP全球峰會(huì)上訪問Marvell的B1展位。

  原文：Marvell Demonstrates Industry-Leading 3nm PCIe Gen 7 Connectivity for Accelerated Infrastructure at OCP 2024

  https://www.marvell.com/company/newsroom/marvell-demonstrates-industry-leading-3nm-pcie-gen7-connectivity-for-accelerated-infrastructure-at-ocp-2024.html