數(shù)據(jù)中心網(wǎng)絡(luò)400G硅光光模塊技術(shù)方案淺談

數(shù)據(jù)中心網(wǎng)絡(luò)400G硅光光模塊技術(shù)方案淺談

  本文轉(zhuǎn)載自微信公眾號“鵝廠網(wǎng)事”，如涉及版權(quán)，請聯(lián)系我們刪除。

  高密互聯(lián)

  需求伴隨著云業(yè)務(wù)的爆發(fā)，單個騰訊云數(shù)據(jù)中心園區(qū)規(guī)模從10w機(jī)位快速增大到30w規(guī)模，針對越來越大的100G數(shù)據(jù)中心網(wǎng)絡(luò)集群需求，需要研發(fā)更高100G接入密度的交換機(jī)。大容量的單芯片開發(fā)簡單，使用方便，一直是自研交換機(jī)ASIC芯片的首選。基于12.8T芯片的128*100G的交換機(jī)形態(tài)，和基于即將量產(chǎn)25.6T芯片的，最多可以設(shè)計成256*100G的交換機(jī)形態(tài)，都是核心交換機(jī)的常規(guī)形態(tài)。但是，以25.6T芯片為例，256*100G的交換機(jī)占用8RU空間，至少使用9塊高速單板;單芯片做成的8RU Chassis，其背板設(shè)計非常復(fù)雜;且PAM4走線比較長，只能使用retimer芯片或者提高板材等級解決，因此8RU的256*100G Chassis不是最優(yōu)選擇?；诖耍瑢?5.6T芯片設(shè)計成64*400G形態(tài)，64個400G端口使用1分4 FanOut光模塊，可以低成本、高可靠的實現(xiàn)256*100G的功能。此設(shè)計只占用2RU或者4RU空間，使用1塊高速單板且無背板設(shè)計，大大降低了系統(tǒng)設(shè)計的復(fù)雜度和整機(jī)成本。

  硅光DR4/DR1的價值

  一分四Fan-out架構(gòu)，要求互聯(lián)光模塊采用多路并行方案，而目前行業(yè)上主要分多模和單模兩種多通道模塊形態(tài)，以400G的模塊架構(gòu)以及未來100G Serdes電口速率來說，單模相比于多模，不僅傳輸距離更遠(yuǎn)，實際光學(xué)通道數(shù)更少。

  在單模芯片的選擇方面，EML和SiP各有優(yōu)勢，基于InP的EML較早實現(xiàn)單波100G傳輸，但良率和可靠性水平較低，對溫度敏感，SiP成本低，可靠性好，易擴(kuò)展。本次方案我們選擇硅光而不是EML作為芯片方案，不僅僅是上述因素，而是更長遠(yuǎn)的考慮。

  從方案上講，400G DR4是400G硅光光模塊的基礎(chǔ)形態(tài)，在數(shù)據(jù)中心400G時代，既可以實現(xiàn)1分4的Breakout組網(wǎng)，與100G DR1/FR1對傳，又可以替代接入側(cè)短距離多模400G光模塊互聯(lián)，具備端到端成本競爭力。在單纖傳輸?shù)膬?yōu)勢下，與多波長光源封裝可以輕易切換為WDM模塊形態(tài)。同時數(shù)據(jù)中心光交換設(shè)備正在向著Co-PKG形態(tài)演進(jìn)，多路并行硅光集成方案將會是標(biāo)準(zhǔn)的形態(tài)。

  模塊方案設(shè)計測試

  從性能和資源兩方面考慮，我們同時選擇了兩套硅光方案，一套方案突出封裝先進(jìn)性和整體性能，采用集成化的硅光引擎方案，DSP部分選用目前行業(yè)比較先進(jìn)的7nm低功耗芯片;另一套突出資源和產(chǎn)業(yè)鏈，采用分離式封裝的芯片國產(chǎn)化硅光芯片方案，硅光芯片部分性能出眾，DSP則采用比較成熟的16nm芯片，因為硅光的寬溫光電效應(yīng)特點，兩套方案都不需要TEC溫度控制，相比于傳統(tǒng)的EML方案，可實現(xiàn)更寬溫度范圍內(nèi)正常工作，成本更有優(yōu)勢。

  方案一：

  該方案核心芯片為一顆采用了3D封裝硅光全集成光引擎，單顆芯片同時集成了MZM，PD，Driver及TIA功能芯片，3D BGA封裝的優(yōu)勢在于能夠降低高頻衰減以及優(yōu)化MZM調(diào)制器的調(diào)制均衡，數(shù)字信號處理(即DSP芯片)選用一顆目前行業(yè)最先進(jìn)的400G 7nm PAM4 (8:4)芯片，單顆芯片功耗<4W。

  封裝方面由于硅光封裝和傳統(tǒng)自由空間光學(xué)封裝模板轉(zhuǎn)換和需要增加隔離器空間的原因，需要進(jìn)行特殊設(shè)計，因此采用定制化FA封裝組件，降低耦合損耗，能夠覆蓋短距及長距兩種規(guī)格：400G QSFP-DD DR4 (500m) ，400G QSFP-DD DR4+ (2km)

  經(jīng)測試，各項指標(biāo)已經(jīng)超出預(yù)期，長期測試接收誤碼率，不開FEC下BER<10-8，BER floor可以做到10-10， 發(fā)射端眼圖TDECQ指標(biāo)一般調(diào)節(jié)水平<0.6dB，均衡BER后可以做到<0.5dB，表現(xiàn)優(yōu)異，模塊整體功耗實測小于8.9w，甚至優(yōu)于大部分400G多模光模塊水平，這也是得益于集成化PIC和7nmDSP的功耗優(yōu)化。

  模塊第一版芯片，各硬件部分保留了優(yōu)化空間，當(dāng)前選擇的Seed-Laser 的S.E當(dāng)前只有0.3，高溫下有所衰減，下一版本芯片可以優(yōu)化到0.5，光電芯片功耗上預(yù)計能繼續(xù)降低0.5w。M6板材SI性能還有進(jìn)一步優(yōu)化空間，TIA部分還有較高的衰減，優(yōu)化后可以支持10km模塊規(guī)格。

  方案二：

  該方案采用光電芯片分離封裝，即各芯片間信號通過PCB及Golden Wire鏈接，封裝形態(tài)靈活，綜合良率較高，除DSP，Driver和TIA以外，Seed-Laser，SiP，SiGe-PD，F(xiàn)A等光學(xué)芯片部分均為國產(chǎn)化方案，資源可控。16nm工藝400G PAM4(8:4)DSP芯片功耗5.8w;

  分離式硅光芯片，可以在較少的IO設(shè)計束縛下，單芯片設(shè)計上做出大膽的嘗試，此單芯片帶寬已經(jīng)遠(yuǎn)遠(yuǎn)超出100Gbps/lane，目前性能可以達(dá)到200Gbps/lane，相當(dāng)于同樣封裝密度下可以實現(xiàn)800G單模塊輸出。

  模塊本體測試眼圖TEDCQ<2dB，能夠滿足短距和長距離應(yīng)用需求。

      總結(jié)

  多芯片集成方案及多芯片分離方案，是硅光模塊的兩種基本形態(tài)，集成方案的優(yōu)勢在于高速性能的均衡，密度高，體積小，分離方案的優(yōu)勢在于光電芯片組合靈活，封裝良率高，單芯片易兼容，同時開發(fā)兩種技術(shù)方案，設(shè)計400G硅光模塊更有利于為未來數(shù)據(jù)光互聯(lián)技術(shù)提前做好應(yīng)用儲備。