中國科研團隊研制出超大數(shù)據(jù)容量八通道LWDM硅光收發(fā)器

  備注：本文轉(zhuǎn)載自“中國光學”公眾號 https://mp.weixin.qq.com/s/l0lNstCcylQrPsspAqz3vQ

  ICC訊 隨著全球網(wǎng)絡流量的爆炸性增長，數(shù)據(jù)中心規(guī)模不斷擴大，對帶寬和功耗的要求也越來越高。傳統(tǒng)的電子互連架構已無法滿足日益增長的帶寬和節(jié)能需求。硅光技術以其高帶寬、低能耗和與CMOS技術的兼容性，成為解決這些挑戰(zhàn)的有前景的解決方案。硅光集成芯片具有集成度高、成本低廉、大規(guī)模制造等突出技術優(yōu)勢，具有廣泛應用前景。

  目前，硅光收發(fā)芯片已經(jīng)應用于數(shù)據(jù)中心高速光模塊。為滿足日益增長的帶寬需求，下一代光模塊需要將數(shù)據(jù)率提升到800 Gb/s以上。為提升通信容量，現(xiàn)有硅光模塊多采用PSM(并行光纖)或CWDM(稀疏光波分復用)的多信道復用方式。前者雖然理論上可實現(xiàn)較高信道數(shù)目，然而受限于功率預算只適合于500米光傳輸;后者受限于可容納信道數(shù)目和較高光纖色散，通信容量難以突破800 Gb/s，也很難實現(xiàn)2公里以上傳輸距離。為實現(xiàn)更高通信容量和更遠傳輸距離，硅光收發(fā)芯片采用新型復用方式和實現(xiàn)方案迫在眉睫。

  近日，天津工業(yè)大學張贊允教授、中國科學院半導體研究所黃北舉研究員聯(lián)合研究團隊創(chuàng)新性地提出了基于光柵耦合的8通道Lan-WDM硅光收發(fā)集成方案。集成芯片采用自研超高效率完全垂直光柵耦合器作為光學接口，采用交錯型角度多模干涉儀實現(xiàn)超低損耗波分復用/解復用，采用硅馬赫-曾德調(diào)制器和鍺波導光電探測器實現(xiàn)高速光發(fā)射和接收功能。

  經(jīng)定制光纖陣列封裝后測試，芯片中光發(fā)射機和接收機的總數(shù)據(jù)容量分別為1.56和1.42Tb/s。當工作在收發(fā)模式時，B2B、2km和10km傳輸?shù)目倲?shù)據(jù)容量分別降低到1.18、1.16和1.09Tb/s。該工作為國內(nèi)外首次流片實現(xiàn)基于8通道Lan-WDM的硅光收發(fā)集成芯片，同時相關性能指標達到了國際先進水平。這一研究為解決高性能硅光收發(fā)芯片面臨的瓶頸提供了一個絕佳的技術方案，有望在數(shù)據(jù)通信、電信等領域取得重要應用。

  該成果發(fā)表在Laser & Photonics Reviews，題為“Grating-based Eight-channel Lan-WDM Silicon Photonic Transceiver for Tb/s Applications”，展示了在硅光收發(fā)芯片領域的重要進展。該研究成果由天津工業(yè)大學、中國科學院半導體研究所、鵬城實驗室、蘇州微光電子融合技術研究院有限公司多個單位和科研機構共同完成，受到了國家自然科學基金、中國科學院青促會資助項目、鵬程實驗室重點項目、企業(yè)委托項目、天津市光電檢測技術與系統(tǒng)重點實驗室開放課題等經(jīng)費支持。天津工業(yè)大學張贊允教授為論文第一作者，通訊作者為中國科學院半導體研究所黃北舉研究員。

  設計思路和工作原理

  集成芯片(圖1)采用自研超高效率完全垂直光柵耦合器作為光學接口，采用交錯型角度多模干涉儀實現(xiàn)超低損耗波分復用/解復用，采用硅馬赫-曾德調(diào)制器和鍺波導光電探測器實現(xiàn)高速光發(fā)射和光接收功能，實現(xiàn)一體化的光信號傳輸和處理，提高了系統(tǒng)的集成度和性能。

圖1：收發(fā)芯片封裝后圖像以及顯微鏡圖像

  完全垂直的光柵耦合器被精確排列于芯片的頂部并以固定間距分布，通過與定制的光纖陣列對準，能夠?qū)崿F(xiàn)快速且低成本封裝。由于光柵帶寬有限，在發(fā)射機中精心設計了三種不同的光柵耦合器以改善信道插損的均勻性。

  硅基電光調(diào)制器采用非等臂結構設計，其FSR設計為4.4nm，與波分復用器件相同，有利于調(diào)制器與波分復用器之間的波長對準和調(diào)諧。波分復用器件的通道間距為4.4nm，八個通道波長選擇基于Lan-WDM標準定義的12個波長中，以減少光傳輸過程中的色散效應。

  為實現(xiàn)偏振不敏感的光接收，接收機中采用偏振不敏感的二維光柵耦合器作為光接口，經(jīng)過波分解復用器件后傳輸至雙端口鍺硅光電探測器，實現(xiàn)光信號至電信號的高效轉(zhuǎn)換。經(jīng)光封裝后測試，芯片發(fā)射端光纖到光纖插入損耗僅約12 dB，信道非均勻度為1.44 dB;調(diào)制器和探測器帶寬分別達到了45和47 GHz;在滿足SD-FEC判決標準的前提下，光發(fā)射機和光接收機總通信容量分別達1.56和1.42 Tb/s，收發(fā)互連后總通信容量仍然高達1.18 Tb/s。為驗證芯片在傳輸距離方面的優(yōu)勢，團隊還進行了2公里和10公里數(shù)據(jù)傳輸實驗。結果顯示：得益于Lan-WDM波段的低光纖色散，收發(fā)芯片可實現(xiàn)10 km的單模光纖數(shù)據(jù)傳輸。

  芯片靜態(tài)特性及小信號串擾測試

  在本研究中，發(fā)射機的靜態(tài)光譜通道不均勻性得到了顯著降低，這主要歸功于在發(fā)射端采用了三種不同的光柵設計。通過這種設計，發(fā)射機的串擾水平降低至小于-16dB。接收機的通道波長與發(fā)射機的通道波長之間的高度一致性表明，所設計的不對稱多模干涉(AMMI)器件在制造過程中展現(xiàn)出了良好的均勻性。這種均勻性允許僅通過控制馬赫-曾德爾干涉儀(MZI)處的熱調(diào)諧來實現(xiàn)波長的精確匹配。

  進一步地，本研究對實際工作時存在的電光(EO)和光電(OE)串擾進行了詳細測試，如圖2所示。在40GHz的頻率范圍內(nèi)，所有歸一化的EO串擾均遠低于-30dB，表明即使在考慮兩個EO串擾可能在調(diào)制器的差分工作中累積的情況下，EO串擾對發(fā)射機性能的影響也微乎其微。在接收端，由于器件間距較小，OE串擾水平高于EO串擾。具體而言，相鄰光電探測器(PD)之間的串擾水平低于-20dB，而不相鄰PD之間的串擾水平低于-30dB。這些結果表明，為了進一步降低串擾，未來的設計中應考慮選擇更大的器件間距，以優(yōu)化系統(tǒng)的整體性能。

圖2：發(fā)射機靜態(tài)傳輸光譜及接收機光電流響應譜以及小信號EO、OE串擾測試

  發(fā)射機和接收機數(shù)據(jù)傳輸測試

  受限于測量裝置，使用O波段可調(diào)諧激光器對八個波長通道進行逐一測試。結果如圖3c-h所示，測試包括發(fā)射機和接收機在多種速率下的眼圖結果：發(fā)射機在100G OOK、112G OOK、100Gbaud PAM4速率下測試，以及接收機在100G OOK、112G OOK和90Gbaud PAM4速率下測試。

圖3：發(fā)射機和接收機數(shù)據(jù)傳輸測試

  在B2B傳輸條件下，只有5個通道可以達到200 Gbps的比特率，其他三個通道在64tap-FFE時，200 Gbps PAM4眼圖的BER分別為4.5×10?2,5.5×10?2和8.5×10?2。光發(fā)射器的總數(shù)據(jù)容量分別為1.56 (B2B)、1.48 (2km)和1.35 Tb/s (10km)。

  單線接收B2B傳輸?shù)淖罡弑忍芈蕿?80 Gbps，誤碼率估計為2×10?2。由于光損耗增加，一些通道表現(xiàn)出明顯的性能下降，導致總數(shù)據(jù)容量為1.29Tb/s。為了實現(xiàn)各通道的帶寬均勻性，通過調(diào)節(jié)OFA的輸出功率來補償多個通道的多余光損耗可提高總數(shù)據(jù)容量到1.42Tb/s。

  收發(fā)芯片數(shù)據(jù)傳輸測試

  在驗證收發(fā)芯片的集成性能研究中，實驗設計包括將發(fā)送端(Tx)的輸出端直接連接至接收端(Rx)的輸入端，并在選定的波長通道上對調(diào)制器和光電探測器施加射頻(RF)探針。由于測量設備的局限性，實驗過程中對收發(fā)芯片進行了逐通道的測試。

圖4：收發(fā)芯片數(shù)據(jù)傳輸測試

  在啟用五抽頭前饋均衡(5tap-FFE)的條件下，100 Gbaud OOK(開關鍵控)和112 Gbaud OOK的信噪比(SNR)分別測量為5 dB和3.96 dB。在啟用32tap-FFE的情況下，80 Gbaud PAM4(四階脈沖幅度調(diào)制)信號的時域眼圖(TDECQ)測量值為1.22 dB，且誤碼率(BER)優(yōu)于軟判決前向糾錯(SD-FEC)的閾值。

  此外，實驗還評估了每個波長通道所能達到的最高比特率，進而計算出總數(shù)據(jù)容量。結果顯示，在背對背(B2B)、2公里和10公里光纖傳輸條件下，總數(shù)據(jù)容量分別為1.18 Tb/s、1.16 Tb/s和1.09 Tb/s。在光功率補償模式下，觀察到數(shù)據(jù)容量有所提高。

  總結與展望

  該硅光收發(fā)器設計在光學和電學領域仍有很多改進的空間，包括在GC設計中利用overlay結構，使用電感峰值技術提高有源器件的帶寬，使用先進的封裝實現(xiàn)緊密的光電集成等。通過與匹配的電子電路緊密集成，該芯片有希望在可接受的誤碼率下實現(xiàn)1.6 Tb/s的數(shù)據(jù)傳輸。

  論文信息

  Z. Zhang, M. Li, X. Lv, K. Zhang, L. Zhou, H. Jiang, K. Li, T. Liu, Q. Wang, B. Huang, Grating-Based Eight-Channel Lan-WDM Silicon Photonic Transceiver for Tb/s Applications. Laser Photonics Rev 2024, 2401249.

  https://doi.org/10.1002/lpor.202401249