用戶名: 密碼: 驗證碼:

CEA-Leti用于Chiplet的異構集成晶圓級技術

摘要:本文介紹為實現高密度chiplet集成而正在開發(fā)的關鍵晶圓級技術,重點介紹 CEA-Leti 正在開展的工作

  簡介

  隨著電子器件對更高性能和更多功能的需求日益增長,傳統(tǒng)半導體的擴展正受到物理限制。通過先進封裝實現的chiplet集成正在成為繼續(xù)推動系統(tǒng)級改進的方法,允許將針對不同功能進行優(yōu)化的不同chip("chiplet")組合到單個封裝中。

  本文將介紹為實現高密度chiplet集成而正在開發(fā)的關鍵晶圓級技術,重點介紹 CEA-Leti 正在開展的工作。我們將探討三維集成背后的動機,概述相關工藝,并探索一些前沿應用。

  從傳統(tǒng)封裝到先進封裝

  一直以來,封裝被視為封裝單片集成電路芯片的一個相對簡單的步驟。但在過去的十多年中,封裝技術本身已成為創(chuàng)新的驅動力,促成了全新的系統(tǒng)級封裝(SiP)架構,如首款 Apple Watch 和 AMD 的 3D V-cache。

  三維電路的形態(tài)

  三維集成電路由多個垂直堆疊和互連的薄半導體層組成。關鍵要素包括:

  厚度在 50 微米以下的薄堆疊層

  層內垂直互連,如連接各層正反面的硅通孔 (TSV)

  層與層之間的垂直互連,提供高密度三維集成

  使用再分布層 (RDL) 的層內二維互連

  晶圓到晶圓鍵合技術

  晶圓到晶圓鍵合是堆疊減薄半導體層的關鍵工藝之一。這需要將芯片減薄至 50 微米或更薄的技術,將它們暫時粘合到機械載體芯片上,然后在加工后進行剝離。

  硅通孔 (TSV) 技術

  TSV 是穿過半導體芯片的垂直互連器件,用于連接堆疊層,可以在標準 CMOS 加工流程之前或期間制造??蓪崿F的縱橫比(深度/寬度)是一項關鍵指標。CEA-Leti 已經展示了高達 3.7 的高縱橫比 TSV,并正在進一步擴展,以實現更高的密度。

  三維互連技術

  垂直互聯密度是關鍵因素,不同的組裝技術具有從 10^3 到 10^8 互聯/mm^2的巨大范圍。在一個極端,使用熱壓焊的焊料微凸塊技術可以實現低至 20 微米左右的間距。在另一端,直接混合鍵合等新興技術可實現小于 100 納米的互連間距。

  直接混合鍵合

  直接混合鍵合是實現最高互連密度的關鍵技術。利用原子平面半導體和金屬表面之間的范德華力和共價鍵合力,在不添加材料的情況下將表面粘合在一起。

  工藝流程包括專門的 CMP,以達到所需的 0.5nm RMS 以下的表面粗糙度,然后進行室溫鍵合和退火以加強鍵合。氧化物和銅-銅鍵合界面均可使用。

  CEA-Leti 和其他公司都在積極開發(fā)這一工藝,同時保持合適的設計規(guī)則手冊和較窄的工藝窗口。

  異質鍵合應用

  除了傳統(tǒng)的邏輯對邏輯三維堆疊外,直接混合鍵合還能實現不同材料和器件的異質集成。CEA-Leti 正在研究的應用實例包括:

  將μLED 陣列與用于微型 LED 顯示器的 CMOS 驅動器結合在一起

  將 III-V 器件與硅結合,用于射頻/毫米波前端和相控陣天線

  將針對不同功能(如 CPU、GPU、內存)優(yōu)化的chiplet堆疊到有源硅interposer上’

  CEA-Leti生態(tài)系統(tǒng)

  CEA-Leti 已經在工業(yè)界、學術界和設備供應商之間建立了廣泛的合作伙伴生態(tài)系統(tǒng),以繼續(xù)推進三維集成技術的發(fā)展。他們的背景涵蓋了所有挑戰(zhàn),從薄晶圓處理、鍵合工藝開發(fā)到系統(tǒng)級架構設計。

  隨著自動駕駛汽車、人工智能加速器和 6G 通信等應用對更高計算性能和硬件集成度的需求日益增長,先進封裝和Die到晶圓混合鍵合將繼續(xù)成為關鍵的使能能力。

  結論

  通過先進的晶圓級封裝實現異質chiplet集成是顛覆性的方法,可使半導體規(guī)模持續(xù)擴大,超越僅靠傳統(tǒng)單片工藝改進所能實現的規(guī)模。本文所涉及的技術,如晶圓到晶圓鍵合、高縱橫比 TSV、微凸塊組裝,特別是直接混合鍵合,通過將以前獨立的半導體元件組合成緊密集成的三維封裝,正在開啟新的系統(tǒng)架構。

  雖然仍然存在巨大的挑戰(zhàn),但以模塊化、可互換的方式靈活混合不同的工藝節(jié)點、材料和優(yōu)化的功能塊,有望帶來顯著的系統(tǒng)級優(yōu)勢。隨著主要行業(yè)參與者和 CEA-Leti 等研究機構推動這些異構集成能力的發(fā)展,我們可以預見,未來幾年將有越來越多基于chiplet的創(chuàng)新產品投放市場。

  參考文獻

  [1]S. Joly, "Heterogeneous Wafer Level Technologies for Chiplet Integration," presented at the B-201 Conference, Feb. 2024. Available: /mnt/data/20240208_B-201_Joly.pdf.

內容來自:逍遙設計自動化
本文地址:http://huaquanjd.cn//Site/CN/News/2024/06/11/20240611035054133958.htm 轉載請保留文章出處
關鍵字:
文章標題:CEA-Leti用于Chiplet的異構集成晶圓級技術
1、凡本網注明“來源:訊石光通訊網”及標有原創(chuàng)的所有作品,版權均屬于訊石光通訊網。未經允許禁止轉載、摘編及鏡像,違者必究。對于經過授權可以轉載我方內容的單位,也必須保持轉載文章、圖像、音視頻的完整性,并完整標注作者信息和本站來源。
2、免責聲明,凡本網注明“來源:XXX(非訊石光通訊網)”的作品,均為轉載自其它媒體,轉載目的在于傳遞更多信息,并不代表本網贊同其觀點和對其真實性負責。因可能存在第三方轉載無法確定原網地址,若作品內容、版權爭議和其它問題,請聯系本網,將第一時間刪除。
聯系方式:訊石光通訊網新聞中心 電話:0755-82960080-168   Right