誤碼率僅有標(biāo)準(zhǔn)約 3%，Cadence 演示全球首款 128GT/s PCIe 7.0 光纖連接方案

  ICC訊  6 月 18 日消息，Cadence 楷登電子在近日舉行的 2024 年 PCI-SIG 開(kāi)發(fā)者大會(huì)(PCI-SIG DevCon 2024)上演示了全球首個(gè) PCIe 7.0 光纖連接方案。

  Cadence 在本次會(huì)議現(xiàn)場(chǎng)成功使用線性可插拔光學(xué)元件演示了傳輸速度達(dá) 128GT/s的光纖 PCIe 7.0 信號(hào)收發(fā)，無(wú)需 DSP / Retimer。

  在為期兩天的會(huì)議中，Cadence 的演示系統(tǒng)保持了約 3*10-8 的超低未經(jīng)前向糾錯(cuò)誤碼率，是 PCIe 規(guī)范數(shù)值 1*10-6 的約 3%，為前向糾錯(cuò)(FEC)提供了充足的余量，從而保證了信號(hào)的質(zhì)量。

  隨著 PCIe 協(xié)議版本的演進(jìn)，高速 PCIe 信號(hào)對(duì)傳輸介質(zhì)的要求日漸嚴(yán)苛。現(xiàn)有的銅質(zhì) PCIe 線纜未來(lái)將面臨信號(hào)質(zhì)量低、延遲高等問(wèn)題，在覆蓋范圍更短的同時(shí)發(fā)熱也更大。

  而基于光纖的 PCIe 連接能解決銅信號(hào)鏈路的以上不足，滿足數(shù)據(jù)中心系統(tǒng)對(duì)高速 PCIe 互聯(lián)的各種要求。因此 PCI-SIG 已于去年建立了 PCIe 光連接工作組，負(fù)責(zé)開(kāi)發(fā)相關(guān)技術(shù)。

  此外 Cadence 還在 PCI-SIG DevCon 2024 上帶來(lái)了更為傳統(tǒng)的電氣 PCIe 7.0 方案等一系列高速互聯(lián)應(yīng)用展示。